本发明提供一种半导体结构及其形成方法,该半导体结构包括:半导体衬底;形成在所述半导体衬底上的稀土氧化物层;和形成在所述稀土氧化物层上的沟道区以及形成在所述沟道区两侧的源区和漏区。通过在源漏区和沟道区下方形成稀土氧化物,以对CMOS器件的源漏区和沟道区引入类型和大小可调的应力,从而显著提升半导体器件的迁移率,并且,利用稀土氧化物的晶体特性,以晶体生长的方式形成应力源,极大地简化了工艺流程。
1.一种半导体结构,其特征在于,包括:半导体衬底;形成在所述半导体衬底上的稀土氧化物层;和形成在所述稀土氧化物层上的沟道区以及形成在所述沟道区两侧的源区和漏区;其中,所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为:a=(n±c)b,其中n为整数,c为晶格常数失配率,0<c≤15%。
2.如权利要求1所述的半导体结构,其特征在于,所述稀土氧化物层的厚度不小于5nm。
3.如权利要求1所述的半导体结构,其特征在于,所述稀土氧化物层的材料包括:(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种的组合,其中x的取值范围为0-1。
4.如权利要求1所述的半导体结构,其特征在于,所述稀土氧化物层通过外延生长形成。
5.如权利要求1所述的半导体结构,其特征在于,所述源区和漏区以及所述沟道区通过晶体生长的方式形成。
6.如权利要求5所述的半导体结构,其特征在于,所述源区和漏区以及所述沟道区的材料包括:Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。
7.一种半导体结构的形成方法,其特征在于,包括以下步骤:S01:提供半导体衬底;S02:在所述半导体衬底上形成稀土氧化物层;和S03:在所述稀土氧化物层上形成沟道区,以及在所述沟道区两侧形成源区和漏区;其中,所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为:a=(n±c)b,其中n为整数,c为晶格常数失配率,0<c≤15%。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,所述稀土氧化物层的厚度不小于5nm。
9.如权利要求7所述的半导体结构的形成方法,其特征在于,所述稀土氧化物层的材料包括:(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种的组合,其中x的取值范围为0-1。
10.如权利要求7所述的半导体结构的形成方法,其特征在于,所述稀土氧化物层通过外延生长形成。
11.如权利要求7所述的半导体结构的形成方法,其特征在于,步骤S02之后,还包括:对器件表面进行化学机械抛光。
12.如权利要求7或11所述的半导体结构的形成方法,其特征在于,步骤S03包括:在所述稀土氧化物层上分别生长晶体以形成所述沟道区、所述源区和漏区。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,所述源区和漏区以及所述沟道区的材料包括:Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。技术领域
本发明涉及半导体设计及制造技术领域,特别涉及一种在沟道区和源漏区下方形成稀土氧化物层的半导体结构及其形成方法。
背景技术
随着半导体技术的发展,半导体基本元件金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸的不断缩小,当特征尺寸进入深亚微米乃至纳米量级时,原来大尺寸下并不存在或者并不显著的不利于器件性能的一系列效应逐渐显现出来。例如亚阈值电压降低、漏致势垒降低和漏电流过大等效应。为解决上述问题,一种方案是根据器件类型不同对器件的特定区域引入相应的应力,从而提高器件的载流子迁移率,进而提升器件性能。在深亚微米和纳米级器件中,合适的应力对提升器件性能是至关重要的。传统的应力引入方式包括:在源漏区掺入替位式元素以改变晶格常数,或者在形成器件结构之后另外生长应力帽层等。这些传统的应力引入方式最主要的缺陷之一在于应力类型难以调节,工艺复杂。并且,随着器件特征尺寸的进一步缩小,传统的应力引入方式将难以形成有效的应力,从而难以达到显著提高半导体器件性能的效果。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一,特别是解决现有技术中小尺寸器件漏电严重以及应力引入困难、工艺复杂和应力效果不理想的缺陷。为达到上述目的,本发明一方面提供一种半导体结构,包括:半导体衬底;形成在所述半导体衬底上的稀土氧化物层;和形成在所述稀土氧化物层上的沟道区以及形成在所述沟道区两侧的源区和漏区。其中,所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为:a=(n±c)b,其中n为整数,c为晶格常数失配率,0<c≤15%。在本发明的一个实施例中,所述稀土氧化物层的厚度不小于5nm。为了保证稀土氧化物层的表层附近的晶格常数不被衬底影响,以及保证能够引入较大的应力,稀土氧化物层的厚度不宜过小。在本发明的一个实施例中,所述稀土氧化物层的材料包括:(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种的组合,其中x的取值范围为0-1。在本发明的一个实施例中,所述稀土氧化物层通过外延生长形成。在本发明的一个实施例中,所述源区和漏区以及所述沟道区通过晶体生长的方式形成,从而有利于得到高质量低缺陷的晶体。在本发明的一个实施例中,所述源区和漏区以及所述沟道区的材料包括:Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。在本发明的一个实施例中,所述源区和漏区的材料为金属。对于具有金属源漏的CMOS器件,稀土氧化物层主要对沟道区引入应力。采用金属源漏,有利于减小源漏区的串联电阻,配合应力在沟道中的作用,进一步提高器件的驱动电流。本发明另一方面还提供一种半导体结构的形成方法,包括以下步骤:S01:提供半导体衬底;S02:在所述半导体衬底上形成稀土氧化物层;和S03:在所述稀土氧化物层上形成沟道区,以及在所述沟道区两侧形成源区和漏区。其中,所述稀土氧化物层的材料的晶格常数a与所述沟道区和或所述源区和漏区的半导体材料的晶格常数b的关系为:a=(n±c)b,其中n为整数,c为晶格常数失配率,0<c≤15%。在本发明的一个实施例中,所述稀土氧化物层的厚度不小于5nm。为了保证稀土氧化物层的表层附近的晶格常数不被衬底影响,以及保证能够引入较大的应力,稀土氧化物层的厚度不宜过小。在本发明的一个实施例中,所述稀土氧化物层的材料包括:(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种的组合,其中x的取值范围为0-1。在本发明的一个实施例中,所述稀土氧化物层通过外延生长形成。在本发明的一个实施例中,步骤S02之后,还可以包括:对器件表面进行化学机械抛光。在本发明的一个实施例中,步骤S03包括:在所述稀土氧化物层上分别生长晶体以形成所述沟道区、所述源区和漏区。通过晶体生长的方式形成源漏区和沟道区,从而有利于得到高质量低缺陷的晶体。在本发明的一个实施例中,所述源区和漏区以及所述沟道区的材料包括:Si、Ge、任意组分SiGe、III-V族半导体材料和II-VI族半导体材料。在本发明的另一个实施例中,步骤S03包括:在所述稀土氧化物层上生长晶体以形成所述沟道区;以及在所述稀土氧化物层上形成金属源区和金属漏区。对于具有金属源漏的CMOS器件,稀土氧化物层主要对沟道区引入应力。采用金属源漏,有利于减小源漏区的串联电阻,配合应力在沟道中的作用,进一步提高器件的驱动电流。本发明提供一种半导体结构及其形成方法,通过在半导体器件的源漏区和沟道区下方形成稀土氧化物层,在一些特定晶向上稀土氧化物的晶格常数一般约为常见半导体材料如Si、Ge、III-V族化合物半导体材料的两倍左右,通过调整稀土氧化物的成分,可以方便地调整其晶格常数,使其比源漏区材料和或沟道材料的整数倍稍大或者稍小,通过晶格常数的差异,在外延的过程中向CMOS器件的沟道区引入应力。本发明的有益效果体现在:(1)由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和组分而变化,故可以根据源漏区和沟道区的材料的晶格常数,通过调节稀土氧化物的种类和组分,在源漏区和沟道区引入所需类型和大小的应力;(2)由于作为应力源的稀土氧化物为晶体生长所得,因此相对于传统的应力引入方式,对沟道区引入的应力更大,对器件迁移率的提升更为显著和有效;(3)利用稀土氧化物的晶体特性,以晶体生长取代传统的源漏区掺入替位式元素或生长应力帽层的应力引入方式,极大地简化了工艺流程。本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:图1为本发明实施例的半导体结构的示意图;图2为本发明实施例的半导体结构的形成方法的流程图;图3-4为本发明实施例的半导体结构的形成方法的中间步骤的结构示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。图1所示为本发明实施例的半导体结构的示意图。如图1所示,该半导体结构包括:半导体衬底100;形成在半导体衬底100上的稀土氧化物层200;形成在稀土氧化物层200上的沟道区300以及形成在沟道区300两侧的源区400和漏区500。在本发明实施例中,半导体衬底100的材料包括:单晶Si、单晶Ge、任意组分的SiGe、III-V族半导体材料、SOI(绝缘体上硅)、GeOI(绝缘体上锗)或其他半导体衬底材料。为了保证稀土氧化物层200的表层附近的晶格常数不被衬底100影响,以及保证能够引入较大的应力,稀土氧化物层200的厚度不宜过小。在本发明实施例中,稀土氧化物层200的厚度不小于5nm。当稀土氧化物的晶格常数与沟道区内晶体的晶体常数的整数倍相差较大时,即晶格常数失配率相差较大时,比如10-15%时,很薄的稀土氧化物也可以引起足够的应力,而当晶格常数失配率较小时,比如0.1-1%时,就需要较厚的稀土氧化物,才能保证在沟道区内引入较大的应力。本发明通过在半导体器件的沟道区和源漏区下方形成稀土氧化物层,从而向CMOS器件的沟道区和源漏区引入应力。在本发明实施例中,稀土氧化物层200的材料具体包括各种稀土元素的氧化物及其组合,例如(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种的组合,其中x的取值范围为0-1。由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和组分而变化,故可以根据沟道区和源漏区的材料的晶格常数,通过调节稀土氧化物的种类和组分,调节填充在沟道区和源漏区下方的稀土氧化物层的材料的晶格常数,使之与沟道区和源漏区材料的晶格常数匹配,从而在沟道区和源漏区引入所需类型和大小的应力。其中,本发明各实施例中所谓匹配的含义是:设稀土氧化物层200的材料的晶格常数为a,源区400和漏区500和或沟道区300的半导体材料的晶格常数为b,满足:a=(n±c)b,其中n为整数,c为晶格常数失配率,0<c≤15%。例如,在一个实施例中,沟道区和源漏区的材料为Si或Ge,可以调节稀土氧化物层的材料的组分以达到其晶格常数为Si或Ge的晶格常数的两倍略多或略少。因为如果a恰好为b的整数倍,则不能在沟道区300引入应力;如果a比b的整数倍稍大,则在沟道区300引入张应力,以提升沟道区域的载流子迁移率;反之,如果a比b的整数倍稍小,则在沟道区300引入压应力,以提升沟道区域的载流子迁移率。通常将晶格常数的适配率控制在15%以内。在本发明优选的实施例中,稀土氧化物层200通过外延生长形成,例如通过超高真空化学气相沉积(UHVCVD)、金属有机源化学气相沉积(MOCVD)、分子束外延(MBE)等外延生长的方法形成,由于作为应力源的稀土氧化物层200通过晶体生长的方式形成,相对于传统的应力引入方式,对沟道区引入的应力更大,对器件迁移率的提升更为显著和有效。在本发明实施例中,源区400、漏区500以及沟道区300的材料可以包括:单晶Si、单晶Ge、任意组分的SiGe、III-V族半导体材料、II-VI族半导体材料。优选地,源区400、漏区500以及沟道区300均通过晶体生长的方式形成,从而有利于得到高质量低缺陷的晶体。需指出的是,源区400、漏区500以及沟道区300的厚度不宜过大,否则稀土氧化物300提供的应力难以作用到沟道区域,也不利于低阻源漏的形成,造成器件性能下降。需指出的是,本发明对源漏区以及沟道区的具体结构不作限定,任何现有的和将来可能出现的源漏区和沟道区结构均包含在本发明的保护范围之内。在本发明一个可选的实施例中,源区400和漏区500的材料可以为金属,具体可以包括但不限于Al、Cu、Pt、Ni、W、Er、Ti、Yb或其它常规金属或稀土金属或它们的合金。对于具有金属源漏的CMOS器件,稀土氧化物层200主要对沟道区300引入应力。采用金属源漏,有利于减小源漏区的串联电阻,配合应力在沟道中的作用,有利于进一步提高器件的驱动电流。本发明另一方面提供一种上述半导体结构的形成方法,图2为本发明实施例的半导体结构的形成方法的流程图,图3-4所示为本发明实施例的半导体结构的形成方法的中间步骤的结构示意图,该方法包括以下步骤:步骤S01:提供半导体衬底100,如图3所示。在本发明实施例中,半导体衬底100的材料包括:单晶Si、单晶Ge、任意组分的SiGe、III-V族半导体材料、SOI(绝缘体上硅)、GeOI(绝缘体上锗)或其他半导体衬底材料。步骤S02:在半导体衬底100上形成稀土氧化物层200,如图4所示。在本发明实施例中,稀土氧化物层200的材料具体包括各种稀土元素的氧化物及其组合,例如(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种组合,其中x的取值为0-1。优选地,稀土氧化物层200通过外延生长得到,生长方法包括UHVCVD、MOCVD、MBE或其他生长方法。由于作为应力源的稀土氧化物层200通过晶体生长的方式形成,相对于传统的应力引入方式,对沟道区引入的应力更大,对器件迁移率的提升更为显著和有效。为了保证稀土氧化物层200的表层附近的晶格常数不被衬底100影响,以及保证能够引入较大的应力,稀土氧化物层200的厚度不宜过小。在本发明实施例中,稀土氧化物层200的厚度不小于5nm。可选地,在形成稀土氧化物层200后,可以对器件表面进行抛光,例如化学机械抛光(CMP),以得到平坦的表面。步骤S03:在稀土氧化物层200上形成沟道区300,以及在沟道区300两侧形成源区400和漏区500,如图1所示。在本发明实施例中,源区400、漏区500以及沟道区300的材料包括:单晶Si、单晶Ge、任意组分的SiGe、III-V族半导体材料、II-VI族半导体材料。优选地,源区400、漏区500以及沟道区300均通过晶体生长的方式形成,从而有利于得到高质量低缺陷的晶体。需指出的是,源区400、漏区500以及沟道区300的厚度不宜过大,否则稀土氧化物300提供的应力难以作用到沟道区域,也不利于低阻源漏的形成,造成器件性能下降。另外,需指出的是,本发明对源漏区以及沟道区的结构和形成工艺不作限定,本领域技术人员可以采取现有的及将来可能出现的工艺形成源漏区以及沟道区。由于稀土氧化物的晶格常数随稀土氧化物中稀土元素的种类和组分而变化,故可以根据源漏区和沟道区的材料的晶格常数,通过调节稀土氧化物的种类和组分,调节填充在源区400和漏区500下方的稀土氧化物层200的材料的晶格常数,使之与沟道区300和源区400、漏区500材料的晶格常数匹配,即稀土氧化物的晶格常数比源漏区和沟道区材料的晶格常数的整数倍略大或者略小,通过晶格常数的差异,在沟道区300和源区400、漏区500引入所需类型和大小的应力。在本发明一个可选的实施例中,步骤S03包括:在稀土氧化物层200上生长晶体以形成沟道区300;以及在稀土氧化物层200上形成金属源区400和金属漏区500。其中,金属源区400和金属漏区500可以通过淀积金属形成。对于具有金属源漏的CMOS器件,稀土氧化物层主要对沟道区引入应力。采用金属源漏,有利于减小源漏区的串联电阻,配合应力在沟道中的作用,进一步提高器件的驱动电流。下面以一个实施例具体描述通过MOCVD的晶体生长方式形成本发明实施例的半导体结构的方法。步骤S101:提供半导体衬底。在本发明实施例中,半导体衬底的材料为Si。步骤S102:采用MOCVD在半导体衬底上生长稀土氧化物层。例如制作NMOS器件,可以以Nd(thd)₃(三(2,2,6,6-四甲基-3,5-庚二酮酸)钕)作为金属前驱物,O₃作为氧源,在850°C条件下进行MOCVD生长得到30nm厚的Nd₂O₃。步骤S103:在稀土氧化物层上生长沟道区材料。由于稀土氧化物Nd₂O₃的晶格常数大于Si的晶格常数的两倍,因此可以在Si衬底上制作的沟道区域中引入张应力,从而提升沟道区域的载流子迁移率。形成沟道区之后,采用传统工艺继续完成后续工艺,例如淀积金属源漏,形成栅堆叠和侧墙,源漏注入激活以及层间隔离电极等制作,最终形成沟道区和源漏区下方具有稀土氧化物层的晶体管。本发明提供一种半导体结构及其形成方法,通过在半导体器件的沟道区和源漏区下方形成稀土氧化物层,从而向CMOS器件的沟道区和源漏区引入类型和大小可调的应力,显著提升半导体器件的迁移率,并且,利用稀土氧化物的晶体特性,以晶体生长取代传统的源漏区掺杂或生长帽层的应力引入方式,极大地简化了工艺流程。在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。